AMD Versal 自适应 SoC 设计流程助手

AMD Versal™ 自适应 SoC 设计流程助手旨在帮助 AMD 客户深入了解设计流程和详细信息，助其成功构建 AMD Versal 自适应 SoC 设计。

本助手会为您明示专为满足您的设计需求而制作的详细参考指南，并附上链接以提供更多详细信息。

 

 

设计流程：初始问题

如果您的设计规划包含下列任意问题，请单击“是”。 
如果下列项都不适用，请单击“否”。
随后，本助手将向您询问一系列问题，以便启动相应的快捷参考指南，提供更多更完整的设计详细信息。

  • 您是否以基于 AI 引擎的器件作为设计目标？
  • 您是否在赛灵思开发板上使用个别子系统开始开发，或者开始开发时尚无定制平台可用？
  • 是否会有非 FPGA 设计师参与创建 PL 或 AI 引擎内容？ 

关于 AMD Versal 自适应 SoC 设计流程

AMD Versal 自适应 SoC 有 2 个设计流程：

  • 传统设计流程
  • 基于平台的设计流程

传统设计流程

在传统设计流程中，系统的整个 PL 部分都是在单个 Vivado 工程中定义的。 

  • 该工程必须包括 Versal 基础硬件 IP 块（例如，CIPS、NoC、I/O 控制器）以及工程所需的任何其他定制 RTL 和 IP 块。设计源文件将添加到 Vivado 工具中，并通过 Vivado 实现流程进行编译。 
  • 如果系统仅包含 PL 组件，那么可使用 Vivado 工具来生成可编程器件镜像 (PDI)，以便对 Versal 器件进行编程。 
  • 如果系统还包含嵌入式软件内容，那么将在从 Vivado 导出的固定硬件设计上的 Vitis 环境中开发软件应用。 

此流程与用于 Zynq UltraScale+ MPSoC 的传统流程十分相似。

基于平台的设计流程

在基于平台的设计流程中，系统分为 2 个不同元件：平台和处理器系统。 

  • 该平台是一种正规化的设计资源，包含用于构建和集成完整工作系统的 Versal 基础硬件 IP 块（例如，CIPS、NoC、I/O 控制器）和软件功能（例如，域、设备树、操作系统）。该平台的硬件部分是一个专用 Vivado 工程，其中包含最少的必需硬件 IP 块。将软件组件与硬件封装在一起以创建定制平台。 
  • 处理器系统由实现系统主要功能的 PS、PL 和可选的 AI 引擎功能组成。 

您可使用 Vivado 工具或 Vitis 环境创建这些不同的元素。创建完成后，会使用 Vitis 环境将这些元件集成到平台中。

该流程促进了系统不同元件的并发开发，并显著加快了异构系统的集成进程。

请参阅 AMD Versal 自适应 SoC 设计指南了解更多详细信息。

设计中心登陆页面