Versal アダプティブ SoC デザインフローアシスタント

AMD Versal アダプティブ SoC デザインフローアシスタント

AMD Versal™ アダプティブ SoC デザインフローアシスタントでは、お客様がデザインフローとその詳細への理解を深め、AMD Versal アダプティブ SoC デザインを正しく構築できるようにサポートします。

このアシスタントでは、お客様のデザイン要件と一致するリファレンスガイドおよび詳細情報へのリンクをご案内致します。

デザインフロー: 最初の質問

デザインプランに次のいずれかが含まれる場合は、[はい] をクリックしてください。
次のいずれにも該当しない場合は、[いいえ] をクリックしてください。

この後に続く質問に回答していくと、お客様のデザイン要件に合った適切なクイックリファレンスガイドが案内され、そこから詳細情報を参照できます。

AI エンジンベースのデバイスをターゲットにしている。
カスタムプラットフォームが提供される前に、AMD 開発ボードを使用して、独自のサブシステムを開発する予定がある。
FPGA 以外の設計者が PL や AI エンジンのコンテンツを作ることがある。

AMD Versal アダプティブ SoC デザインフローについて

Versal アダプティブ SoCには次の 2 つのデザインフローがあります。

従来のデザインフロー
プラットフォームベースのデザインフロー

従来のデザインフロー

従来のデザインフローでは、1 つの Vivado™ プロジェクトでシステムの PL 部分全体を定義します。

このプロジェクトには、基本的な Versal ハードウェア IP ブロック (Control, Interface, and Processing System (CIPS)、NoC、I/O コントローラーなど) と、プロジェクトに必要なその他のカスタム RTL および IP ブロックが含まれている必要があります。デザインソースはツールに追加され、Vivado インプリメンテーションフローでコンパイルされます。
システムが PL コンポーネントのみで構成されている場合、Vivado ツールを使用してプログラマブルデバイスイメージ (PDI) を生成し、Versal デバイスをプログラムできます。
システムにエンベデッドソフトウェアも含まれている場合、ソフトウェアアプリケーションは、Vitis 環境を使用して Vivado からエクスポートされた固定ハードウェアデザインの上に開発します。

このフローは、Zynq UltraScale+ MPSoC に使用される従来のフローと非常によく似ています。

プラットフォームベースのデザインフロー

プラットフォームベースのデザインフローでは、システムはプラットフォームとプロセッシングシステムに分割されます。

プラットフォームは、基本的な Versal ハードウェア IP ブロック (CIPS、NoC、I/O コントローラーなど) とソフトウェア機能 (ドメイン、デバイスツリー、OS など) を含むデザインリソースで、これを基に完全な稼働システムを構築して統合できます。プラットフォームのハードウェア部分は、最低限必要なハードウェア IP ブロックを含む Vivado プロジェクトです。ソフトウェアコンポーネントをハードウェアと一緒にパッケージして、カスタムプラットフォームを作成します。
プロセッシングシステムは、システムの主要な機能をインプリメントする PS、PL およびオプションの AI エンジン機能で構成されます。

これらの異なる要素は、Vivado ツールまたは Vitis 環境で作成できます。作成された要素は、Vitis 環境を使用してプラットフォームに統合されます。

このフローにより、システムのさまざまな要素の同時開発が可能となり、ヘテロジニアスシステムの統合プロセスが容易になります。

詳細は、『Vivado ACAP デザインガイド』 (UG1273) を参照して詳細ください。

デザインハブランディングページ