| コアの概要 |
| サポートされるデバイス ファミリ |
Versal®
AI コア シリーズ |
| サポートされるユーザー インターフェイス |
AXI4-Lite、AXI4-Stream、AXI4-MM
|
| リソース |
リソース使用量を参照 |
| コアに含まれるもの |
| デザイン ファイル |
暗号化された RTL と暗号化された AIE カーネル コード |
| サンプル デザイン |
Verilog |
| テストベンチ |
なし |
| 制約ファイル |
ザイリンクス制約ファイル |
| シミュレーション モデル |
なし |
| サポートされるソフトウェア ドライバー |
PetaLinux に付属 |
| テスト済みデザイン フロー
1
|
| デザイン入力 |
Vitis™
統合ソフトウェア プラットフォーム |
| シミュレーション |
N/A |
| 合成 |
Vivado®
合成 |
| サポート |
|
ザイリンクス サポート ウェブ ページ
|
- サポートされるサードパーティ ツールのバージョンは、
『Vitis 統合ソフトウェア プラットフォーム資料: アプリケーション アクセラレーション開発』 (UG1393) を参照してください。
- DPUCVDX8G は、Vitis AI コンパイラが生成する命令によって駆動されます。ターゲット ニューラル ネットワーク (NN) または DPUCVDX8G ハードウェア アーキテクチャが変更された場合、DPUCVDX8G命令を含む関連する .xmodel ファイルを最新の arch.json ファイルで再生成する必要があります。
- DPU は hw_emu 関数をサポートしていません。理由は次のとおりです。
- DPU の RTL コードが暗号化されており、Vitis ではソース コードを解析できない。
- DPU はコプロセッサであり、正確なデザイン検証には非常に複雑なテスト環境を必要とする。
|