次の表に、DPUCVDX8G アーキテクチャのリソース使用量を示します。C32 は CPB_N (各バッチ ハンドラーの AI エンジン コア数) が 32 であることを意味し、C64 は CPB_N が 64 であることを意味します。また、B3 はバッチ ハンドラーが 3 つ、CU1 は演算ユニット数が 1 つ、L2S2 は各バッチ ハンドラーのイメージ、アクティベーション、特徴マップのロード ストア用に DPUCVDX8G と NoC を接続する HP インターフェイスが 2 つあることを意味します。
アーキテクチャ | AIE コア | LUT | FF | ブロック RAM | UltraRAM | DSP | PL NMU |
---|---|---|---|---|---|---|---|
C32B1CU1L2S2 | 32 | 82942 | 111248 | 0 | 136 | 139 | 8 |
C32B1CU2L2S2 | 64 | 165721 | 222528 | 0 | 272 | 278 | 14 |
C32B1CU3L2S2 | 96 | 248486 | 333805 | 0 | 408 | 417 | 20 |
C32B2CU1L2S2 | 64 | 146223 | 190065 | 0 | 200 | 273 | 10 |
C32B3CU1L2S2 | 96 | 209657 | 268933 | 0 | 264 | 407 | 12 |
C32B4CU1L2S2 | 128 | 273736 | 348300 | 0 | 328 | 541 | 14 |
C32B5CU1L2S2 | 160 | 338367 | 428383 | 0 | 392 | 675 | 16 |
C32B6CU1L2S2 | 192 | 403866 | 507308 | 678 | 343 | 809 | 18 |
C64B1CU1L2S2 | 64 | 93233 | 132511 | 0 | 136 | 139 | 8 |
C64B1CU2L2S2 | 128 | 186387 | 265041 | 0 | 272 | 278 | 14 |
C64B1CU3L2S2 | 192 | 280846 | 397732 | 0 | 408 | 417 | 20 |
C64B2CU1L2S2 | 128 | 157744 | 215444 | 0 | 200 | 273 | 10 |
C64B3CU1L2S2 | 192 | 222342 | 298513 | 0 | 264 | 407 | 12 |
C64B4CU1L2S2 | 256 | 286802 | 381864 | 0 | 328 | 541 | 14 |
C64B5CU1L2S2 | 320 | 355909 | 469409 | 0 | 392 | 675 | 16 |