デザインを新しいターゲット プラットフォームに移行する前に、FPGA アーキテクチャの基礎を理解しておく必要があります。次の図に、ザイリンクス FPGA デバイスのフロアプランを示します。理解する必要のあるコンセプトは、次のとおりです。
- SSI デバイス
- SLR
- SLR の配線リソース
- メモリ インターフェイス
スタックド シリコン インターコネクト デバイス
SSI デバイスでは、シリコン インターコネクトを介して複数のシリコン ダイが一緒に接続され、1 つのデバイスにパッケージされます。SSI デバイスを使用すると、かなり多くの接続が提供されるので、複数のダイ間でバンド幅の大きな接続ができるようになります。また、レイテンシもかなり低くなり、消費電力も複数の FPGA またはマルチチップ モジュールのいずれかのアプローチ方法よりもかなり低くなるほか、大量のインターコネクト ロジック、トランシーバー、およびオンチップ リソースを 1 つのパッケージに統合できるようになります。SSI デバイスの利点については、 『ザイリンクスのスタックド シリコン インターコネクト テクノロジで飛躍的な FPGA 容量、帯域幅、電力効率を実現』 (WP380: 英語版、日本語版) を参照してください。
Super Logic Region
SLR (Super Logic Region) は、SSI デバイスに含まれる 1 つの FPGA ダイ スライスです。複数の SLR コンポーネントがアセンブルされて、SSI デバイスになります。各 SLR には、ほとんどのザイリンクス FPGA デバイスに使用される能動回路が含まれます。この回路には、次が多く含まれます。
- LUT
- レジスタ
- I/O コンポーネント
- ギガビット トランシーバー
- ブロック メモリ
- DSP ブロック
1 つまたは複数のカーネルを SLR 内にインプリメントできます。1 つのカーネルを複数の SLR にまたがってインプリメントすることはできません。
SLR の配線リソース
FPGA にインプリメントされるカスタム ハードウェアは、オンチップ配線リソースを介して接続されます。SSI デバイスの配線リソースには、次の 2 種類があります。
- SLR 間リソース
- SLR 間配線リソースは、ハードウェア ロジックの接続に使用される、高速リソースです。Vitis テクノロジでは、カーネルをインプリメントする際にハードウェア エレメントを接続するのに最適なリソースが自動的に選択されます。
- SLL (Super Long Line) リソース
- SLL は、1 つの領域から次の領域へロジックを接続するために使用される SLR 間の配線リソースです。これらの配線リソースは、SLR 間配線よりも遅くなります。ただし、カーネルが 1 つの SLR に配置され、そこに接続される DDR が別の SLR にある場合、Vitis テクノロジには自動的に専用ハードウェアをインプリメントして、パフォーマンスに影響なく SLL 配線リソースが使用されるようにします。配置の管理に関する情報は、カーネル配置の変更 を参照してください。