IP ブロックの追加 - 2019.2 Japanese

1. ブロック デザインにクロックを追加します。
   1. Add IP コマンドをクリックするか、+ ボタンをクリックして IP を検索するダイアログ ボックスで Clocking Wizard を検索して追加します。
   2. clk_wiz_0 IP ブロックをダブルクリックして [Re-Customize IP] ダイアログ ボックスを開きます。
   3. Output Clocks タグをクリックします。
   4. Output Clock 列の clk_out1 ～ clk_out5 をオンにし、Requested Output Freq を次のように設定します。
      • clk_out1: 100 MHz
      • clk_out2: 200 MHz
      • clk_out3: 300 MHz
      • clk_out4: 400 MHz
      • clk_out5: 500 MHz
   5. ダイアログ ボックスの一番下の Reset Type を [Active Low] に設定します。
   6. OK をクリックしてダイアログ ボックスを閉じます。
2. Processor System Reset ブロックを追加します。
   1. Add IP コマンドをクリックするか、+ ボタンをクリックして IP を検索するダイアログ ボックスで Processor System Reset を検索して追加します。
   2. この手順を使用して、さらに 4 つの Processor System Reset ブロックを追加するか、proc_sys_reset_0 ブロックを選択してブロック図で 4 回コピー (Ctrl + C) および貼り付け (Ctrl + V) を繰り返します。
3. クロックとリセットを接続します。
   1. Run Connection Automation をクリックし、proc_sys_reset ブロックをクロッキング ウィザードのクロック出力に接続するためのダイアログ ボックスを開きます。
   2. [Run Connection Automation] ダイアログ ボックスの左側で All Automation をオンにします。
   3. clk_wiz_0 の clk_in1 を選択し、Clock Source を /zynq_ultra_ps_e_0/pl_clk0 に設定します。
   4. proc_sys_reset インスタンスごとに slowest_sync_clk を選択し、次のように Clock Source を設定します。
      • proc_sys_reset_0 は /clk_wiz_0/clk_out1 に設定
      • proc_sys_reset_1 は /clk_wiz_0/clk_out2 に設定
      • proc_sys_reset_2 は /clk_wiz_0/clk_out3 に設定
      • proc_sys_reset_3 は /clk_wiz_0/clk_out4 に設定
      • proc_sys_reset_4 は /clk_wiz_0/clk_out5 に設定
   5. proc_sys_reset インスタンスごとに ext_reset_in を選択し、次のように Select Manual Source を /zynq_ultra_ps_e_0/pl_resetn0 に設定します。
   6. すべてのチェック ボックスをオンにし、OK をクリックしてダイアログ ボックスを閉じ、接続を作成します。
4. 各 proc_sys_reset インスタンスのdcm_locked 信号すべてを clk_wiz_0 のロックされた信号に接続します。

上記の手順が終了したら、ブロック デザインは次のようになります。

図 1. 基本的なプラットフォーム ブロック デザイン

次は、ターゲット プラットフォームのプロパティを追加し、v++ リンカーに使用可能なインターフェイスを宣言して、カーネルをベースのハードウェア デザインと統合します。