[Summary] ページ - 2019.2 Japanese

Vitis 統合ソフトウェア プラットフォームの資料: アプリケーション アクセラレーション開発 (UG1393)

Document ID
UG1393
Release Date
2020-02-28
Version
2019.2 Japanese

このセクションでは、前のページで選択したオプションから作成される RTL カーネル IP の VLNV、ソフトウェア関数プロトタイプ、ハードウェア制御レジスタのサマリが表示されます。関数プロトタイプは、カーネル呼び出しが C 関数であるとしたらどのようになるのかを示します。カーネル呼び出し用にカーネル引数を設定する方法の生成されたホスト コード例を参照してください。レジスタ マップは、ホスト ソフトウェア ID、引数名、ハードウェア レジスタ オフセット、タイプ、および関連インターフェイスの関係を示します。カーネルを生成する前に、このページで設定が正しいことを確認してください。

図 1. RTL Kernel ウィザードの [Summary] ページ

OK をクリックすると、RTL カーネルの最上位ラッパー、VADD 一時 RTL カーネル IP、kernel.xml ファイル、シミュレーション テストベンチ、およびサンプルの host.cpp コードが生成されます。これらのファイルが作成されると、RTL Kernel ウィザードは Vivado Design Suite にプロジェクトを開くので、カーネル開発をそこで完成させます。