Vivado HLS でのカーネルの作成

Vivado HLS でのカーネルの作成 - 2019.2 Japanese

Vitis 統合ソフトウェアプラットフォームの資料: アプリケーションアクセラレーション開発 (UG1393)

Document ID

UG1393

Release Date

2020-02-28

Version

2019.2 Japanese

Vitis コア開発キットで使用するために C/C++ からカーネルを生成するには、『Vivado Design Suite ユーザーガイド: 高位合成』 (UG902: 英語版、日本語版) に説明されている標準 Vivado HLS プロセスに従いますが、カーネルは Vitis ソフトウェアプラットフォームで動作する必要があるので、標準カーネル要件 (カーネルプロパティを参照) にも従う必要があります。まず、インターフェイスを AXI メモリインターフェイスとして記述することが必要です。ただし、スカラーパラメーターは例外で、AXI4-Lite インターフェイスにマップされます。

次の例では、関数シグネチャを定義し、HLS INTERFACE プラグマを指定して関数引数のインターフェイスポートを定義しています。

void krnl_idct(const ap_int<512> *block, const ap_uint<512> *q, 
 ap_int<512> *voutp, int ignore_dc, unsigned int blocks) {
  #pragma HLS INTERFACE m_axi port=block offset=slave bundle=p0 depth=512
  #pragma HLS INTERFACE s_axilite port=block bundle=control
  #pragma HLS INTERFACE m_axi port=q offset=slave bundle=p1 depth=2
  #pragma HLS INTERFACE s_axilite port=q bundle=control
  #pragma HLS INTERFACE m_axi port=voutp offset=slave bundle=p2 depth=512
  #pragma HLS INTERFACE s_axilite port=voutp bundle=control
  #pragma HLS INTERFACE s_axilite port=ignore_dc bundle=control
  #pragma HLS INTERFACE s_axilite port=blocks bundle=control
  #pragma HLS INTERFACE s_axilite port=return bundle=control

HLS カーネルを作成およびコンパイルするには、次の手順に従います。

Vivado HLS を起動して GUI を開き、File > New Project をクリックします。
New Vivado HLS Project ウィザードの [Project Configurations] ページで、Project name にプロジェクト名を入力し、Location でプロジェクトの保存ディレクトリを指定して、Next をクリックします。
[Add/Remove Files] ページで、Add Files をクリックしてカーネルのソースコードを指定し、Top Function にカーネル関数を指定して、Next をクリックします。
C ベースシミュレーションテストベンチがある場合は、Add Files をクリックして指定できます (オプション)。Next をクリックします。
[Solution Configuration] ページで、Clock Period にカーネルのクロック周期を指定します。この設定は必須です。
図 1. New Vivado HLS Project ウィザード
[Part Selection] エリアの Browse ボタンをクリックして、[Device Selection Dialog] ダイアログボックスを開きます。Boards をクリックし、コンパイルしたカーネルのターゲットプラットフォームを選択します。[OK] をクリックしてプラットフォームを選択し、[Solution Configuration] ページに戻ります。
図 2. デバイスの選択
[Solution Configuration] ページで Vitis Bottom Up Flow チェックボックスをオンにし、Finish をクリックして HLS カーネルプロジェクトを作成します。
重要: プロジェクトからザイリンクスオブジェクト (.xo) ファイルを作成するには、Vitis Bottom Up Flow をオンにする必要があります。

HLS プロジェクトを作成したら、Run C-Synthesis をクリックして C 合成を実行し、カーネルコードをコンパイルできます。HLS ツールフローの詳細は、『Vivado Design Suite ユーザーガイド: 高位合成』 (UG902: 英語版、日本語版) を参照してください。

合成が完了したら、カーネルを .xo ファイルとしてエクスポートし、Vitis コア開発キットで使用できます。エクスポートするには、メインメニューから Solution > Export RTL をクリックします。

図 3. RTL を IP としてエクスポート

ファイルディレクトリを指定して [OK] をクリックすると、カーネルがザイリンクスオブジェクトファイル (.xo) としてエクスポートされます。

.xo ファイルは、v++ リンクプロセスの入力ファイルとして使用できます。詳細は、カーネルのリンクを参照してください。オブジェクトファイルは、Vitis IDE プロジェクトの作成に説明されているように、Vitis 統合設計環境 (IDE) でアプリケーションプロジェクトにも追加できます。

ただし、ここで説明するボトムアップフローで作成された HLS カーネルには、Vitis アプリケーションアクセラレーション開発フローで使用する場合、制限があります。HLS カーネルを使用したアプリケーションでは、ヘッダーファイルの依存性が重複するために問題が発生するので、ソフトウェアエミュレーションはサポートされません。HLS カーネルまたは RTL カーネルのハードウェアエミュレーションフローでは、GDB デバッグはサポートされません。