ハードウェア デザインの SDK フロー タイプを生成するには、次の手順に従ってください。カーネルを使用するアプリケーションと互換性のあるハードウェア デザインを作成する場合は、次の手順を飛ばして、アプリケーション アクセラレーション開発フローの XSA を参照してください。
この段階では、Vivado ブロック オートメーションにより、Zynq UltraScale+ MPSoC ブロックが追加され、ZCU102 のすべてのボード プリセットが適用されています。出力ファイル、ビットストリームを生成してハードウェアをエクスポートする前に、HPM インターフェイスのクロック信号を接続して、IP インテグレーター デザインを検証します。次は、この例 の IP インテグレーター ブロックを使用して SDK フローをサポートする XSA を生成する方法を示しています。ハードウェアをエクスポートして XSA を生成する前に、その他の PL ロジックや異なる PS カスタマイズ設定を適用できます。
-
pl_clk0
をmaxihpm0_fpd_aclk
およびmaxihpm1_fpd_aclk
に接続します。 - IP インテグレーター アイコンのメニューでチェックマークの付いたボックスをクリックして、デザインを検証します。
- [Sources] ビューで BD design (design_1.bd) を右クリックし、Generate Output
Products をクリックします
- 合成オプションには、デフォルトの [Out-of-context per IP] を使用します。
- run 設定には、デフォルトの [On local host] を使用します。
- Generate をクリックします。
- 生成が終了したら、[Design Run] タブで [Out-of-Context Module Runs] を展開し、デザイン名の横に緑のチェックマークが表示されたことを確認します。
- [Sources] ビューで BD design を右クリックし、Create HDL Wrapper をクリックします。
- デフォルト オプションである [Let Vivado manage wrapper and auto-update] をオンにします。
- OK をクリックします。
- Flow Navigator で
- Yes をクリックして合成およびインプリメンテーションを開始します。
- [Launch Runs] ダイアログ ボックスの設定はデフォルトのままにして OK をクリックします。
- 「Bitstream Generation Completed」というメッセージが表示されたら、Cancel をクリックして続行します。
をクリックします。 -
- Include bitstream をクリックします。
- その他の設定はデフォルトのままにします。
- OK をクリックします。
をクリックして、ハードウェア デザインをエクスポートします。 - XSA (design_1_wrapper.xsa) が生成されて、Vivado プロジェクト ディレクトリに含まれます。
ハードウェア仕様を含む XSA を作成でき、Vitis エンベデッド ソフトウェア開発フローで使用できるようになりました。この XSA を使用すると、Vitis ソフトウェア アプリケーションを作成できます。
この XSA を Linux アプリケーションに使用する場合は ソフトウェア コンポーネントの作成、それ以外の場合は プラットフォームの作成 に進んでください。