ビルド ターゲットがシステム ハードウェアの場合、v++ によりデザインに対して合成およびインプリメンテーションが実行され、ザイリンクス デバイス用の FPGA バイナリが生成されます。そのため、このビルド ターゲットは、Vitis IDE でソフトウェアまたはハードウェア エミュレーション ターゲットを生成するよりも時間がかかりますが、最終的な FPGA バイナリはアクセラレータ カードのハードウェアまたはエンベデッド プロセッサ プラットフォームに読み込み、アプリケーションを実際の動作環境で実行できます。