RTL カーネルには、1 つの割り込みがある割り込みポートをオプションで含めることができます。ポート名は interrupt にして、アクティブ High にする必要があります。これは、GIE (Global Interrupt Enable) および IER (Interrupt Enable) ビットが両方ともアサートされるとイネーブルになります。
デフォルトでは、IER が内部 ap_done 信号を使用して、割り込みをトリガーします。さらに、割り込みは IP 割り込みステータス レジスタのビット 0 に 1 が書き込まれた場合にのみクリアされます。
interrupt ポートを RTL カーネルに追加する場合、この情報を含めて kernel.xml ファイルをアップデートする必要があります。kernel.xml は、RTL カーネル ウィザードを使用すると自動的に生成されます。RTL Kernel ウィザードは、デフォルトで interrupt という名前の 1 つの割り込みポートを作成し、制御レジスタ ブロックに割り込みロジックを作成します。これは RTL カーネル用に生成された Verilog コードと関連する component.xml および kernel.xml ファイルにも記述されます。