ハードウェア エミュレーション ビルド コンフィギュレーションでは、C/C++ および OpenCL カーネル コードは Vivado HLS を使用して RTL コードに合成されるので、RTL ビヘイビアー シミュレーションを使用してカーネル ロジックを解析することもできます。ハードウェア設計者は、この方法に慣れています。この波形ベースの HDL デバッグは Vitis コア開発キットでサポートされており、ハードウェア エミュレーションにおいて、コマンド ライン フローまたは IDE フローで使用できます。
ヒント: 波形ベースのデバッグは、アドバンス機能です。ほとんどの場合、RTL ロジックを解析する必要はありません。