Vitis コア開発キットでは、デザインに Integrated Logic Analyzer (ILA) を挿入し、カーネル インターフェイスとグローバル メモリ間の信号をプローブすることにより、AXI トランザクション レベルのアクティビティを取り込んで表示できます。ILA を使用すると、1 つまたは複数の信号をトリガーするカスタム イベントを指定し、システム速度で波形をキャプチャすることが可能です。波形は、ビューアーで表示して解析することにより、プロトコル違反やパフォーマンスの問題などをデバッグするために使用でき、アプリケーションのハングなどの困難な状況をデバッグする際には不可欠です。
キャプチャされたデータは、Vivado ツールを使用してザイリンクス仮想ケーブル (XVC) を介してアクセスできます。詳細は、 『Vivado Design Suite ユーザー ガイド: プログラムおよびデバッグ』 (UG908) を参照してください。
注記: ILA デバッグ コアには、信号データをキャプチャして格納するためのロジックおよびローカル メモリなど、システム リソースが必要です。つまり、カーネルの機能を視覚的に確認できるという点は優れていますが、パフォーマンスとリソース使用率に影響します。
デザインに System ILA を挿入するには、次に示すように v++ --dk オプションを使用します。
$ v++ --dk chipscope:<compute_unit_name>:<interface_name>詳細は、Vitis コンパイラ コマンド を参照してください。