FPGA は空白の計算キャンバスと考えることもできますが、各 FPGA で使用可能な基本的な構築ブロック数には限りがあります。これらの基本的な構築ブロック (FF、LUT、DSP、ブロック RAM) は、Vitis コンパイラでデザイン内の計算ユニットごとにカスタム ロジックを生成するために使用されます。1 つの CU のカスタム ロジックにインプリメントする必要のある基本的なリソース数により、FPGA ファブリックに同時に読み込むことができる CU の数が決まります。次に、1 つの CU に対してレポートされるエリア情報を示します。
Area Information
Compute Unit Kernel Name Module Name FF LUT DSP BRAM URAM
------------ ----------- ----------- ----- ----- ---- ---- ----
mmult_1 mmult mmult 81378 35257 1036 2 0
-------------------------------------------------------------------------------