カーネルのソフトウェア要件 - 2020.1 Japanese

RTL カーネルには、C/C++ および OpenCL カーネルと同じソフトウェア インターフェイス モデルがあります。RTL カーネルは、ホスト プログラムでは void 戻り値、ポインター引数、およびスカラー引数を持つ関数として認識されます。

Vitis コア開発キットの実行モデルでは、次が検出されます。

• スカラー引数は、AXI4-Lite スレーブ インターフェイスを介してカーネルに直接書き込まれます。
• ポインター引数はホスト プログラムとメモリ間で転送され、RTL カーネルは 1 つまたは複数の AXI4 メモリ マップド インターフェイスを介してメモリにデータを読み出し/書き込みします。
• カーネルは AXI4-Lite スレーブ インターフェイスを使用した制御レジスタ (次を参照) を介してホスト プログラムで制御されます。

RTL デザインに別の実行モデルがある場合は、デザインがこの方法で実行できるようにそれを適用する必要があります。

次の表に、カーネルを Vitis IDE 内で使用できるようにするのに必要なレジスタ マップを示します。制御レジスタはすべてのカーネルに必要ですが、割り込み関連のレジスタは割り込みを含むデザインにのみ必要です。すべてのユーザー定義のレジスタは、0x10 で開始する必要があります。これより下位の位置は予約されています。

次の割り込み関連のレジスタは、カーネルに割り込みがある場合にのみ必要です。