タイミング情報 - 2020.1 Japanese

Vitis 統合ソフトウェア プラットフォームの資料: アプリケーション アクセラレーション開発 (UG1393)

Document ID
UG1393
Release Date
2020-08-20
Version
2020.1 Japanese

各バイナリ コンテナーの詳細セクションには、各計算ユニット (CU) の実行ターゲットと、タイミング情報が示されます。通常、FPGA バイナリの周波数見積もりがターゲット周波数よりも高い場合は、CU はデバイスで実行できます。周波数見積もりがターゲット周波数よりも低い場合は、FPGA ファブリックで正しく実行されるように、CU のカーネル コードをさらに最適化がする必要があります。次に、この情報の例を示します。

OpenCL Binary:     mmult.hw_emu.xilinx_u200_xdma_201830_2
Kernels mapped to: clc_region

Timing Information (MHz)
Compute Unit  Kernel Name  Module Name  Target Frequency  Estimated Frequency
------------  -----------  -----------  ----------------  -------------------
mmult_1       mmult        mmult        300.300293        411.015198

重要なのは、ターゲット周波数と周波数見積もりの差を理解することです。CU は FPGA ファブリック内に隔離して配置されているわけではありません。CU は、アプリケーションのクラスをサポートするためにデバイス開発者が定義したその他のコンポーネントを含む有効な FPGA デザインの一部として配置されます。

CU カスタム ロジックはカーネルごとに生成されるので、見積もり周波数がターゲットよりも高いということは、CU が高い見積もり周波数で実行できるということです。そのため、FPGA バイナリのインプリメンテーションでは、CU がターゲット周波数でタイミングを満たす必要があります。