[Waveform] ビューのデータの解釈 - 2020.2 Japanese

次の図に、[Waveform] ビューを示します。

[Waveform] ビューおよびライブ波形ビューアーは、ナビゲートしやすいように階層形式で表示されます。

• [Waveform] ビューはハードウェア エミュレーション (カーネル トレース) 中に実際に生成された波形に基づいているので、抽象化されたデータの基になっている個別信号まで詳細に表示できます。ただし、[Waveform] ビューは後処理されたデータから生成されるので、信号を追加することはできず、DATAFLOW トランザクションなどのランタイム解析の一部は表示されません。
• ライブ波形ビューアーは Vivado ロジック シミュレータ (xsim) の実行の一部として表示されるので、RTL デザインの信号および内部信号をライブ波形に追加できます。波形ビューアーの詳細は、 『Vivado Design Suite ユーザー ガイド: ロジック シミュレーション』 (UG900) を参照してください。

[Waveform] ビューおよびライブ波形ビューアーには、次のような階層があります。

Device "name"

ターゲット デバイスの名前。

Binary Container "name"

バイナリ コンテナーの名前。

Memory Data Transfers

ホストからバンクに到着する読み出しおよび書き込みトランザクションすべてのトレースを DDR バンクごとに示します。

Kernel "name" 1:1:1

各カーネルおよびそのカーネルの計算ユニットごとに、計算ユニットからのアクティビティを示します。

Compute Unit: "name"

計算ユニットの名前。

CU Stalls (%)

外部メモリ アクセス、内部ストリーム (データフロー)、または外部ストリーム (OpenCL パイプ) が原因で回路の一部がストールした場合に通知するため、Vitis HLS ツールからストール信号が提供されています。カーネル トレースに詳細に示されるストール バスは、最下位のストール信号をすべてコンパイルし、すべての時点でのストールしている割合 (%) をレポートします。これにより、カーネルのどの程度がシミュレーションでストールしているかがわかります。

たとえば、100 個の最下位ストール信号があり、あるクロック サイクルでそのうち 10 個がアクティブであれば、[CU Stall (%)] は 10% です。そのうちの 1 つがアクティブでなくなれば、9% になります。

Data Transfers

計算ユニットの各マスター AXI ポートから DDR への読み出し/書き込みデータ転送アクセスを示します。

User Functions

HLS カーネル用に表示される情報で、ユーザー関数を示します。

Function: "name"

関数名。

Dataflow/Pipeline Activity

関数がデータフロー プロセスとしてインプリメントされる場合、並列実行される関数の数を示します。

Active Iterations

現在のアクティブなデータフローのイテレーションを示します。すべての同時実行を表示するため、行数は動的に増加します。

StallNoContinue

データフロー プロセスにより出力でストールが発生した (関数は完了したが隣接するデータフロー プロセスからの続行信号は受信していない) ことを示すストール信号です。

RTL Signals

データフロー プロセスの上記のトランザクション ビューを解釈するために使用された RTL 制御信号です。

Function Stalls

プロセスで発生したさまざまなタイプのストールを示します。

External Memory

DDR メモリにアクセス中に発生したストール。

Internal-Kernel Pipe

計算ユニットがパイプを使用して通信する場合に、関連するストールを示します。

Intra-Kernel Dataflow

内部からカーネルへの FIFO アクティビティ。

Function I/O

実際のインターフェイス信号。

Function: "name"

関数名。

Function: "name"

関数名。