ブロック デザイン タイプのカーネル プロジェクト - 2020.2 Japanese

Vitis 統合ソフトウェア プラットフォームの資料: アプリケーション アクセラレーション開発 (UG1393)

Document ID
UG1393
Release Date
2021-03-22
Version
2020.2 Japanese

ブロック デザイン タイプのカーネルには、サンプル プロジェクトの最上位に IP インテグレーター ブロック デザイン (.bd) が含まれます。制御レジスタのサンプリングおよびカーネルのフローの制御には、MicroBlaze プロセッサ サブシステムが使用されます。MicroBlaze プロセッサ システムでは、レジスタ ファイルの代わりに、ホストとカーネル間の交換メモリにブロック RAM が使用されます。

図 1. ブロック デザイン タイプのカーネル

カーネル実行の制御方法を示すサンプルとして、各 AXI インターフェイスに対して DMA および数学演算のサブブロックが作成されます。このサンプルでは、AXI Data Mover IP の制御に MicroBlaze AXI4-Stream インターフェイスが使用され、RTL カーネル タイプのものと同じサンプルが作成されます。また、MicroBlaze コアの ELF ファイルをコンパイルおよびリンクするための Vitis IDE プロジェクトも含まれています。この ELF ファイルは Vivado カーネル プロジェクトに読み込まれ、MicroBlaze 命令メモリに直接初期化されます。

MicroBlaze プロセッサ プログラムを変更するには、次の手順に従います。

  1. デザインがアップデートされている場合は、Export Hardware オプションを実行する必要がある場合があります。このオプションにアクセスするには、File > Export > Export Hardware をクリックします。Export Hardware ダイアログ ボックスが表示されたら、OK をクリックします。
  2. これで、コア開発キット アプリケーションを起動できるようになります。メイン メニューから Tools > Launch Vitis をクリックします。
  3. Vitis IDE が表示されたら、Welcome タブの右側にある X ボタンをクリックしてこのダイアログ ボックスを閉じます。既に読み込まれている Vitis IDE プロジェクトが表示されます。
  4. Project Explorer ビューの <Kernel Name>_control/src セクションの下にソース ファイルがあります。必要に応じてこれらのファイルを変更します。
  5. アップデートが終了したら、Project > Build All > Check for errors/warnings and resolve if necessary をクリックしてソースをコンパイルします。ELF ファイルは自動的に IDE でアップデートされます。
  6. 必要であれば、アップデートされたプログラムをテストおよびデバッグするため、シミュレーションを実行します。