功耗估算 - 2020.2 简体中文

电源设计管理器 用户指南 (UG1556)

Document ID
UG1556
Release Date
2021-11-19
Version
2020.2 简体中文
不使用 DDR 接口时,不存在与 U11-U14 关联的功耗
在 IO 选项卡中添加 DDR4 接口时,即可正确估算 U11-U14 功耗。不使用 DDR4 接口时,U11-14 的功耗损耗最高为 ~130 mW 或者在 VCC_SOM 5V 输入上则为 26 mA。
导入问题
导入.xpe文件时,应检查如下问题:
逻辑选项卡中未分配的时钟和高扇出信号线不含任何时钟
Vivado® 功耗报告 (Report Power) 导入时,不含关联时钟或者不含任何高扇出信号线的逻辑会单独列出。这些问题通常与设计中频率最高的时钟相关,通常此类资源极少。导入 PDM 时,将在逻辑选项卡上列出这些资源,但不含与之关联的时钟,如下图所示:
图 1. 逻辑选项卡

要解决此问题,请从下拉列表中选中相应的时钟,或者在“时钟 (Clock)”选项卡上创建所需的时钟,并为这些条目选中所创建的时钟。这些问题的功耗影响通常极低 <50 mW。要彻底解决此问题,请参阅已实现的 Vivado 设计,确保这些信号线均已正确约束。

PDM 中标记的错误
导入问题在相应的 PDM 选项卡上标记为错误,最常见的导入问题是可编程逻辑 IO 设置中存在不匹配。在下图中,IO 选项卡旁具有错误指示符:
图 2. PDM 中标记的错误
在 IO 选项卡中,此错误显示在特定单元内,可通过选择正确的设置来纠正:
图 3. IO 选项卡
DSP slice 导入始终启用 MULT
导入 .xpe 文件时,始终导入 MULT,这样会给估算增加少量功耗,范围为针对每 100 片 DSP slice 最高达 40 mW。这与 DSP slice 的时钟速率有关,此时钟速率通常较低。下图显示了 100 片 DSP slice 以 450 MHz 和 250 Mhz 运行的示例,因启用 MULT 而导致的功耗增加范围为 40 mW@450 MHz → 18 mW@200 MHz。
图 4. DSP slice 导入
PDM 不允许取消选中任何接口
例如,以 PS-GTR 表中的 PCIe® 为目标时,没有空选项可用于取消选中任何接口,如下图所示:
图 5. PS-GTR 表

按两次“Delete”键即可移除接口,但与之关联的功耗仍保留不变:

图 6. 关联的 PS-GTR 功耗

要纠正此行为,请保存 PDM 工程,然后将其重新打开,这样即可移除功耗。

LVDS 输入可支持性限制
根据 UltraScale 架构 SelectIO 资源用户指南(UG571) 中提及的条件,对于 LVDS 标准,所需的输出标称电压为 1.8V,对于 LVDS_25 标准,输出标称电压则为 2.5V;虽说即使 bank 的供电电压电平与此处所述的标称电压不同,也仍可在其中部署 LVDS 输入,但是当前仅在 1.8V bank 和 2.5V bank 内支持 LVDS 输入。作为变通方法,请在无 DIFF_TERM 设置的 1.8V 或 2.5V bank 内采用 LVDS 1.8 或 LVDS 2.5 I/O 标准来估算功耗。