APU - 2021.1 Chinese

Versal ACAP 设计指南 (UG1273)

Document ID
UG1273
Release Date
2021-09-03
Version
2021.1 Chinese

应用处理单元 (APU) 含连接到 1 MB 统一 L2 高速缓存的双核 Arm® Cortex®-A72 处理器。此 APU 专为无需实时性能的系统控制和计算密集型应用而设计。要提高 Versal ACAP 性能,就需要提高存储器子系统的性能。为了帮助满足这些要求,Versal ACAP 包含更大的 L1 指令高速缓存(32 KB 至 48 KB)以及多个 DDRMC 和 NoC,用于提高主存储器的性能。

下表显示了 Zynq® UltraScale+™ MPSoC 中的 Cortex-A53 与 Versal ACAP 中的 Cortex-A72 处理器的区别。

表 1. Cortex-A53 Cortex-A72 之比较
Cortex-A53 Cortex-A72 Versal ACAP 优点
Arm v8A 架构(64 位和 32 位操作) 无需更改应用代码
EL0-EL3 异常级别
安全/非安全操作
高级 SIMD NEON 浮点单元
集成存储器管理器
电源岛控制
上限 1500 MHz 上限 1700 MHz 频率更高
每 MHz 2.23 DMIPS 每 MHz 5.74 DMIPS 原始性能提高 2 倍(根据 Arm 标准测试)
3.65 SPEC2006int 6.84 SPEC2006int
2 路超标量 3 路超标量 指令周期更有效
按序执行 无序执行 性能更高且存储器停滞更少
功耗效率高 功耗效率更高 功耗降低 20%
8 阶流水线 15 阶流水线 排队的指令更多,执行的指令更多
条件分支预测 两级分支预测 缓存命中率更高,存储器提取更少