NoC - 2021.1 Chinese

Versal ACAP 设计指南 (UG1273)

Document ID
UG1273
Release Date
2021-09-03
Version
2021.1 Chinese

片上网络 (NoC) 属高速通信子系统,可在 PL、PS 和其它集成块中的 IP 端点之间传输数据,以提供统一的裸片内部连接。NoC 主接口和从接口可配置为 AXI3AXI4AXI4-Stream。NoC 将这些 AXI 接口转换为 128 位宽的 NoC 数据包协议,分别通过水平 NoC (HNoC) 和垂直 NoC (VNoC) 在器件上进行横向和纵向数据移动。HNoC 在 Versal ACAP 底部和顶部运行,靠近 I/O bank 和集成块(例如,处理器、存储器控制器、PCIe 接口)。VNoC 数量(最多 8 个)取决于器件和 DDRMC 的数量(最多 4 个 DDRMC)。如需了解有关 AXI 协议的更多信息,请参阅 Vivado Design Suite:AXI 参考指南(UG1037)

NoC 必须在早期启动时以及使用 NoC 数据路径前,通过 NoC 编程接口 (NPI) 完成配置或编程。NPI 用于对 NoC 寄存器进行编程,这些寄存器可定义布线表、速率调制和 QoS 配置。通过 NPI 对 NoC 进行编程通常无需用户干预。编程完全由平台管理控制器 (PMC) 嵌入式 NPI 控制器自动执行。如需了解有关启动和配置的更多信息,请参阅 Versal ACAP 技术参考手册(AM011)

Versal ACAP NoC IP 充当 Versal ACAP NoC 的逻辑表示法。NoC 主要用于在 DDR 控制器与器件其余部分之间高效移动数据。Versal ACAP NoC IP 支持多个主控制器通过高级服务质量 (QoS) 设置来访问共享 DDRMC。AXI NoC IP 是将 PS 或 PL 连接到 DDRMC 时所不可或缺的工具。AXI NoC IP 还可用于在 PS 与 PL 之间或在 PL 内的设计模块之间创建其它连接。

如需了解有关 NoC IP 和性能的更多信息,请参阅 Versal ACAP 可编程片上网络和集成存储器控制器 LogiCORE IP 产品指南(PG313)