APU - 2021.1 Japanese

Versal ACAP デザイン ガイド (UG1273)

Document ID
UG1273
Release Date
2021-09-03
Version
2021.1 Japanese

アプリケーション プロセッシング ユニット (APU) には、1MB の統合 L2 キャッシュに接続されたデュアルコア Arm® Cortex®-A72 プロセッサが含まれています。APU は、リアルタイム性が求められないシステム制御および演算負荷の高いアプリケーション向けに設計されています。高性能化した Versal ACAP には、より高性能なメモリ サブシステムが必要です。これらの要件を満たすため、Versal ACAP は、大容量の L1 命令キャッシュ (32KB ~ 48KB) を備え、さらに複数の DDRMC と NoC を統合して、メイン メモリの性能を強化しています。

次の表に、 Zynq® UltraScale+™ MPSoCCortex-A53 と Versal ACAP の Cortex-A72 プロセッサの違いを示します。

表 1. Cortex-A53 Cortex-A72 の比較
Cortex-A53 Cortex-A72 Versal ACAP の利点
Armv8A アーキテクチャ (64 ビット/32 ビット動作) アプリケーション コードの変更が不要
EL0-EL3 の例外レベル
セキュア/非セキュア動作
Advanced SIMD NEON 浮動小数点ユニット
メモリ マネージャーの統合
電源アイランド制御
最大 1500MHz 最大 1700MHz より高い周波数
2.23DMIPS/MHz 5.74DMIPS/MHz 生の性能は 2 倍向上 (Arm ベンチマークを使用)
3.65 SPEC2006int 6.84 SPEC2006int
2-way のスーパー スカラー 3-way のスーパー スカラー より効率的な命令サイクル
インオーダー実行 アウトオブオーダー実行 より高性能、メモリ ストール減少
電力効率が良い 電力効率が高い 20% の電力削減
8 段パイプライン 15 段パイプライン より多くの命令がキューに入り、実行される
条件付き分岐予測 2 レベル分岐予測 高いキャッシュ ヒット率、少ないメモリフェッチ