MIO (Multiplexed I/O) - 2021.1 Japanese

Versal ACAP デザイン ガイド (UG1273)

Document ID
UG1273
Release Date
2021-09-03
Version
2021.1 Japanese

Versal ACAP の MIO (Multiplexed I/O) は、Zynq UltraScale+ MPSoC の MIO と類似しています。Versal デバイスには 78 本の MIO ピンがあり、その内訳は PMC MIO (バンク 500 および 501) の 52 の信号、そして LPD MIO (バンク 502) の 26 の信号となっています。MIO のピン プランニングの詳細は、 『Versal ACAP テクニカル リファレンス マニュアル』 (AM011) 内の このセクションこのセクション を参照してください。Versal ACAP の CIPS (Control Interface and Processing System) IP を使用することで、使用する MIO を選択し、それぞれの機能を指定できます。