Vitis アプリケーション アクセラレーション開発フローの SystemC モデルを使用すると、RTL アルゴリズムをすばやくモデル化して、ソフトウェアおよびハードウェア エミュレーションで迅速に解析できます。このアプローチを使用すると、RTL カーネルの開発中でもシステムの一部をモデル化できますが、システム解析を進めておく必要のある場合もあります。
SystemC モデル機能では、ap_ctrl_hs
および ap_ctrl_chain
を使用して XRT で管理されるすべてのカーネル実行モデルがサポートされます。また、AXI4 メモリ マップド インターフェイス (m_axi
) と AXI4-Stream インターフェイス (axis
) の両方のモデリング、および s_axilite
インターフェイスのレジスタの読み出しと書き込みもサポートされます。
SystemC TLM モデルでカーネル コードをモデル化し、ほかのカーネルやホスト アプリケーションへインタフェースを提供し、エミュレーション中に使用できます。ザイリンクス オブジェクト ファイル (XO) を作成して、SystemC モデルを xclbin
のほかのカーネルにリンクできます。次のセクションでは、SystemC モデルの作成、XO を作成する create_sc_xo
コマンドの使用、および v++
コマンドを使用した xclbin
の生成について説明します。
ヒント: SystemC モデルはサイクル精度が低いので、エミュレーションのタイミング結果に影響することに注意してください。RTL コードの実際の帯域幅、レイテンシ、またはスループットは反映されません。