v++
で生成されるシステム見積もりレポートには、アプリケーションのバイナリ コンテナーごとおよびデザインの計算ユニットごとの情報が示されます。レポートの構成は次のとおりです。
- ターゲット デバイス情報
- アプリケーションのカーネルごとのサマリ
- バイナリ コンテナーごとの詳細な情報
次に、見積もりレポートに含まれる情報の例を示します。
----------------------------------------------------------------------------
Design Name: mmult.hw_emu.xilinx_u200_xdma_201830_2
Target Device: xilinx:u200:xdma:201830.2
Target Clock: 300.000000MHz
Total number of kernels: 1
----------------------------------------------------------------------------
Kernel Summary
Kernel Name Type Target OpenCL Library Compute Units
----------- ---- ------------------ -------------------------------------- -------------
mmult c fpga0:OCL_REGION_0 mmult.hw_emu.xilinx_u200_xdma_201830_2 1
-----------------------------------------------------------------------------
OpenCL Binary: mmult.hw_emu.xilinx_u200_xdma_201830_2
Kernels mapped to: clc_region
Timing Information (MHz)
Compute Unit Kernel Name Module Name Target Frequency Estimated Frequency
------------ ----------- ----------- ---------------- -------------------
mmult_1 mmult mmult 300.300293 411.015198
Latency Information (clock cycles)
Compute Unit Kernel Name Module Name Start Interval Best Case Avg Case Worst Case
------------ ----------- ----------- -------------- --------- -------- ----------
mmult_1 mmult mmult 826 ~ 829 825 827 828
Area Information
Compute Unit Kernel Name Module Name FF LUT DSP BRAM URAM
------------ ----------- ----------- ----- ----- ---- ---- ----
mmult_1 mmult mmult 81378 35257 1036 2 0
----------------------------------------------------------------------------