次のようなユース ケースがあります。 Python/C++ などの外部プロセスを介して、AXI4 メモリ マップのマスター/スレーブをエミュレートします。これにより、AXI4 マスターの開発にリソースを投資することなく、AXI4 マスター/スレーブの設計時間を短縮してデザインをエミュレートできます。 2 つの FPGA 間のチップ間接続は、AXI4 メモリ マップ インタープロセス通信を使用してエミュレートできます。