HLS レポートは、ハードウェア エミュレーションおよびシステム ビルドのコンパイル プロセスで生成され、ユーザー カーネルの高位合成 (HLS) プロセスに関する詳細を提供します。このプロセスでは、カーネル ロジックを FPGA にインプリメントするため、C/C++ および OpenCL カーネルをハードウェア記述言語に変換します。カスタム ハードウェア ロジックの FPGA リソース使用量の見積もり、動作周波数、レイテンシ、およびインターフェイス信号が示されます。これらの詳細は、カーネルの最適化に役立つ多数の情報を提供します。
Vitis IDEから実行した場合、このレポートは _x/<kernel_name>.<target>.<platform>/<kernel_name>/<kernel_name>/solution/syn/report ディレクトリに保存されます。
HLS レポートを表示するには、Vitis アナライザーの使用 に説明されているように、Vitis アナライザーからコンパイル サマリまたはリンク サマリを開きます。次に、HLS レポートの例を示します。
図 1. HLS レポート
