波形ベースのカーネル デバッグ - 2021.2 Japanese

ハードウェア エミュレーション ビルド コンフィギュレーションでは、C/C++ および OpenCL カーネル コードは Vitis HLS を使用して RTL コードに合成されるので、RTL ビヘイビアー シミュレーションを使用してカーネル ロジックを解析することもできます。ハードウェア設計者は、この方法に慣れています。この波形ベースの HDL デバッグは Vitis コア開発キットでサポートされており、ハードウェア エミュレーションにおいて、コマンド ライン フローまたは IDE フローで使用できます。