AI Engine ブロックセット - 2021.2 日本語

Vitis Model Composer ユーザー ガイド (UG1483)
Document ID
UG1483
Release Date
2021-10-22
Version
2021.2 日本語
表 1. AI Engine
ブロック 説明
AIE to HDL AXI4-Stream インターフェイスを使用して AI エンジン Kernel または AI エンジン Graph ブロックの出力ポートを HDL ブロックの入力ポートに接続します。
HDL to AIE AXI4-Stream プロトコルを使用して HDL ブロックの出力ポートを AI エンジン ブロックの入力ポートに接続します。
AIE to HLS 関連するポートのデータ型または複素性が一致しない場合に HLS Kernel ブロックの入力ポートを AI エンジン ブロックの出力ポートに接続します。
HLS to AIE 関連するポートのデータ型または複素性が一致しない場合に AI エンジン Kernel または AI エンジン Graph ブロックの入力ポートを HLS Kernel ブロックの出力ポートに接続します。
AIE Signal Spec AI エンジン サブシステムの境界内で信号のさまざまなプロパティを指定します。
To Fixed Size 可変サイズ ベクターを入力として受信し、固定サイズ ベクターを出力として生成します。
Variable Size Signal to Workspace Simulink® シミュレーションからの可変サイズ信号データを MATLAB® ワークスペースに保存します。
AIE Class Kernel クラス ベースの AI エンジン カーネルをインポートします。
AIE Graph AI エンジン グラフをインポートします。
AIE Kernel AI エンジン カーネルをインポートします。
DDS AI エンジンをターゲットとする DDS (Direct Digital Synthesizer) をインプリメントします。
HLS Kernel ストリーミング インターフェイスを含む HLS Kernel コードをインポートします。
FIR Asymmetric Decimation AI エンジンをターゲットとする FIR 非対称間引きフィルターをインプリメントします。
FIR Asymmetric Filter AI エンジンをターゲットとするシングル レート非対称 FIR フィルターをインプリメントします。
FIR Fractional Interpolation AI エンジンをターゲットとする FIR 分数非対称補間フィルターをインプリメントします。
FIR Halfband Decimator AI エンジンをターゲットとする FIR ハーフバンド間引きをインプリメントします。
FIR Halfband Interpolator AI エンジンをターゲットとする FIR ハーフバンド インターポレーターをインプリメントします。
FIR Interpolation AI エンジンをターゲットとする FIR 非対称補間フィルターをインプリメントします。
FIR Symmetric Decimation AI エンジンをターゲットとする FIR 対称間引きフィルターをインプリメントします。
FIR Symmetric Filter AI エンジンをターゲットとするシングル レート対称 FIR フィルターをインプリメントします。
IFFT 丸めを使用する AI エンジンをターゲットとする反転 FFT をインプリメントし、オーバーフローで出力サンプルを飽和させます。
FFT 丸めを使用する AI エンジンをターゲットとする FFT をインプリメントし、オーバーフローで出力サンプルを飽和させます。
Mixer AI エンジンをターゲットとするミキサーをインプリメントします。
RTP Source AI エンジン ブロックの RTP 入力のソースとして使用します。RTP 入力がスカラーの場合、[RTP Value] パラメーターは行ベクターにする必要があります。各タイム ステップで、出力はベクターの要素の 1 つ (最初の要素から開始) に設定されます。ベクターの要素が NaN の場合は、対応するサンプリング時間で、出力は空の可変サイズ信号になります。
To Variable Size 固定サイズ ベクター入力を受信し、可変サイズ ベクター出力を生成します。出力ベクターの最大サイズは、[Output Size] パラメーターで指定されます。出力をパックするのに十分なサンプルがない場合、出力は空の可変サイズ信号になります。