AI エンジン ブロックと HDL ブロックを含むデザイン - 2021.2 日本語

Vitis Model Composer ユーザー ガイド (UG1483)

Document ID
UG1483
Release Date
2021-10-22
Version
2021.2 日本語

このセクションでは、AI エンジン ブロックと HDL ブロックを含むデザインのハードウェア イメージを生成する方法を説明します。HDL ライブラリからのブロックと AI エンジン ブロックを接続した場合でも、AI エンジン ブロックと HLS カーネル ブロックを含むデザイン の説明に従ってハードウェア イメージを生成できます。ただし、それに加え、Model Composer Hub ブロックを使用してハードウェア イメージを生成する前に、HDL ブロックのコードを生成する必要があります。

これを理解するため、同じ 2D-FFT 例を次の図に示すように HDL ブロックを使用してインプリメントする場合を考えてみます。

図 1. AI エンジン ブロックと PL (HDL) を使用した 2D FFT

aie_2dfft サブシステムはデザインの AI エンジン部分、hdl_2dfft サブシステムはデザインのプログラマブル ロジック (HDL) 部分です。

この例は、GitHub にあります。

上の図に示すように、デザインは System Generator トークン ブロックを使用してデザインの HDL 部分のコードを生成します。ハードウェア イメージを生成するには、次の手順に従います。
  1. System Generator トークンから HDL ブロックのコードを生成します。
  2. Model Composer Hub ブロックから AI エンジン ブロックのコードを生成します。

Model Composer Hub ブロックからのハードウェア イメージの生成は、生成された HDL ネットリストによって異なります。そのため、上記の手順に従う必要があります。