AI エンジンと HLS Kernel ブロックの接続 - 2021.2 日本語

Vitis Model Composer ユーザー ガイド (UG1483)

Document ID
UG1483
Release Date
2021-10-22
Version
2021.2 日本語

AI エンジン カーネルの出力ポートと HLS カーネルの入力ポート間の接続には、AIE to HLS Kernel ブロックが使用されます。HLS カーネルの出力ポートと AI エンジン カーネルの入力ポート間の接続には、HLS Kernel to AIE ブロックが使用されます。これらのブロックは、シンク ポートのデータ型を一致させるためにデータを変換します。このプロセスでは、データ (情報) は失われず、データ型とサンプル数が調整されるだけです。たとえば、インターフェイス ブロックは、64 個の int8 値を含む信号を 16 個の int32 値を含む信号に変換します。

これらのブロックは、Xilinx Toolbox/AI Engines/Interfaces ライブラリにあります。