AIE Signal Spec - 2021.2 日本語

Vitis Model Composer ユーザー ガイド (UG1483)

Document ID
UG1483
Release Date
2021-10-22
Version
2021.2 日本語

このブロックは、AI エンジン サブシステムの境界内で信号のさまざまなプロパティを指定するために使用します。



ライブラリ

AI エンジン/Tools

説明

AIE Signal Spec ブロックを使用すると、AI エンジン サブシステム内でプラットフォーム IO (PLIO) の幅および FIFO の深さの値を指定できます。

  • AI エンジン サブシステムの境界で PLIO の幅を指定すると、AI エンジン ドメインからプログラマブル ロジック (PL) ドメインへのデータのスループットが影響を受けます。
  • FIFO の深さの値を指定してパスにさらにバッファーを作成すると、デッドロックやストール状態を回避できます。

パラメーター

[Connection] タブ
[FIFO Depth (32-bit words)]
正の整数値にする必要があり、デフォルト値は 0 です。
[Platform I/O] タブ
[PLIO Width]
指定できる値は、auto、32、64、および 128 のみです。デフォルト値は auto です。
[Specify PLIO frequency]
ON にすると、プログラマブル ロジック周波数を MHz で指定できます。デフォルト値は 250 MHz です。通常は、インプリメントするアルゴリズムの複雑さによって適切なターゲット周波数を選択してください。