HDL to AIE ブロックの設定 - 2021.2 日本語

Vitis Model Composer ユーザー ガイド (UG1483)

Document ID
UG1483
Release Date
2021-10-22
Version
2021.2 日本語

手順 1: 出力のデータ型の設定

出力のデータ型は、コンシューマー AI エンジン ブロックが受信するデータ型に設定する必要があります。PLIO に設定するサイズは、HDL to AIE ブロックへの入力ビット幅と同じにし、HDL to AIE ブロックの出力のデータ型は、コンシューマー AIE ブロックの入力のデータ型と同じにする必要があります。図 1 を参照してください。

HDL to AIE ブロックでサポートされる出力のデータ型と対応する入力のデータ型のリストを取得するには、HDL to AIE を参照してください。

次の表に、HDL to AIE ブロックでサポートされる出力のデータ型と、それに対応するブロックへの入力のデータ型を示します。

手順 2: 出力のフレーム サイズの設定

コンシューマー AIE ブロックのウィンドウ入力サイズが P であるか、ブロックを解除するために P 個のサンプルを読み出す必要があるストリーム入力があるとします (例: readincr_v4 のブロックを解除するには 4 つの入力サンプルが必要)。出力フレームごとのサンプル数を P に設定します。

手順 3: 出力サンプル時間の設定

出力サンプル時間を次の値に設定します。

手順 4: Tready サンプル時間の設定

Tready サンプル時間は、HDL デザインのサンプル時間と同じにする必要があります。

次の図に、HDL to AIE ブロックを AIE Kernel ブロックに入力ウィンドウを使用して接続する例を示します。同じ色のボックスの値は同じです。PLIO ブロックがない場合、PLIO 幅は HDL to AIE ブロックから出力される信号のビット幅または 32 の大きい方に設定されます。

図 1. HDL to AIE と AIE Kernel の接続