HDL ライブラリを使用するハードウェア デザイン - 2021.2 日本語

Vitis Model Composer ユーザー ガイド (UG1483)

Document ID
UG1483
Release Date
2021-10-22
Version
2021.2 日本語

Model Composer は、FPGA ハードウェアを設計するためのシステム レベルのモデリング ツールです。 Simulink® をさまざまな面で拡張しており、ハードウェア設計に適したモデリング環境を提供します。デザインが高抽象度で示され、ボタンをクリックするだけで FPGA にコンパイルできます。また、低抽象度の FPGA リソースにもアクセスできるので、効率的な FPGA デザインを構築できます。

Model Composer を使用したデザイン フロー Model Composer を使用したデザイン フローを説明します。
Model Composer でのシステム レベルのモデリング 柔軟かつ高位のシステム モデリング環境から特定のデバイス用のハードウェア デザインを直接インプリメントする Model Composer の機能を説明します。
自動コード生成 HDL ライブラリを使用する Model Composer デザインの自動コード生成について説明します。
MATLAB の FPGA へのコンパイル MATLAB プログラム言語のサブセットを使用した、ステート マシンおよび算術演算の記述方法を説明します。記述した関数は、Model Composer HDL ライブラリのブロックに含め、等価の HDL に自動的にコンパイルできます。
Model Composer HDL デザインの大型システムへのインポート Model Composer デザインから VHDL ネットリストを生成して合成し、大型デザインに組み込む方法を説明します。また、Model Composer で作成した VHDL をシステム全体のシミュレーション モデルに組み込む方法も説明します。
コンフィギャラブル サブシステムと Model Composer Model Composer でのコンフィギャラブル サブシステムの使用方法を説明します。コンフィギャラブル サブシステムの定義、ブロックの削除と追加、コンフィギャラブル サブシステムを使用したコンパイル結果の Model Composer デザインへのインポートなどのタスクを説明します。
FPGA デザインのパフォーマンスを向上するためのヒント FPGA に効率的で高パフォーマンスのデザインをインプリメントするため、Model Composer で推奨される設計手法を示します。
FDATool を使用したデジタル フィルター アプリケーション FDATool ブロックを使用して、FIR フィルターを指定、インプリメント、およびシミュレーションする例を示します。
複数の独立クロックのハードウェア デザイン デザインをサブシステム ブロックのグループに分割し、各サブシステムにほかのサブシステムのサイクル周期から独立した共通サイクル周期を使用できます。
AXI インターフェイス AMBA AXI4 の概要と、Model Composer で AMBA AXI4 を使用する場合を説明します。
AXI4-Lite インターフェイスの生成 Model Composer モジュール用に標準 AXI4-Lite インターフェイスを作成し、IP インテグレーターを使用して大型デザインに含めるためにそのモジュールを Vivado® IP カタログにエクスポートする Model Composer の機能を説明します。
Model Composer でのプラットフォーム ベースのアクセラレータの調整 Vivado IP インテグレーターで開発されたプラットフォーム フレームワークの一部であるアクセラレータを、Model Composer で開発する方法を説明します。