IP カタログ フロー - 2021.2 日本語

Vitis Model Composer ユーザー ガイド (UG1483)

Document ID
UG1483
Release Date
2021-10-22
Version
2021.2 日本語

Model Composer デザインで System Generator トークンをダブルクリックします。

Compilation フィールドの > ボタンをクリックし、IP Catalogを選択します。

図 1. IP カタログ

Board および Part フィールドでは、IP Catalogのコンパイルでターゲットにするボードまたはパーツを指定できます。Board を選択すると、Part フィールドに Board で選択したボード上にあるザイリンクス デバイスの名前が自動的に表示されます。このパーツ名は変更できません。

IP Catalog コンパイルは、Vivado ツールでサポートされるどのボードまたはパーツに対しても実行できます。Vivado のインストールに含まれるザイリンクス開発ボードだけでなく、パートナー ボードまたはカスタム ボードも指定できます (Model Composer HDL ブロックセットでのボード サポートの指定 を参照)。

Target directory フィールドで生成ファイルのディレクトリを指定します。

Settings ボタンをクリックすると、表示される次のダイアログ ボックスでモジュールに関する情報を入力できます。この情報が Vivado IP カタログに表示されます。

図 2. IP カタログの設定

Use common repository directory フィールドには、共通リポジトリと呼ばれるディレクトリを指定します。IP カタログ コンパイルでは、作成された IP がこのリポジトリにコピーされます。Vivado ユーザーが Vivado プロジェクトの IP 設定でこのパスをユーザー リポジトリとして追加すると、Model Composer ユーザーがこの共通リポジトリに保存した IP が Vivado にすべて自動的に読み込まれ、IP インテグレーターまたは RTL フローで使用できるようになります。

Use Plug-in project フィールドには、Model Composer にインポートされた IP インテグレーターのブロック図 (BD) を含む Vivado プロジェクトを指定します。このフィールドで Vivado プロジェクトを指定する必要のある手順の例は、Model Composer でのプラットフォーム ベースのアクセラレータの調整を参照してください。

Generate ボタンをクリックすると、IP カタログ フローが開始します。次のような Compilation status ウィンドウが表示され、フローの進捗状況が示されます。IP カタログ フローが終了すると、Generation Completed と表示されます。Show Details をクリックすると、詳細な情報が表示されます。

図 3. [Compilation Status] ダイアログ ボックス

指定のターゲット ディレクトリを見ると、ip_catalog というフォルダーがあります。このフォルダーには、Model Composer デザインから IP を作成するための必要なファイルがすべて含まれています。次の図に丸で囲まれている ZIP ファイルには、Model Composer デザインを IP として Vivado IP カタログに含めるために必要なファイルがすべて含まれています。

図 4. ZIP ファイル

AXI4 インターフェイスの使用

[IP Catalog: Settings] ダイアログ ボックスで Auto Infer Interface オプションをオンにすると、デザインの Gateway In および Gateway Out ポートから AXI4 インターフェイスが自動推論されます。Auto Infer Interface オプションにより、信号がポート名に基づいて AXI4-StreamAXI4-LiteAXI4 インターフェイスにまとめられます。

Auto Infer Interface オプションをオンにすると、次の条件に基づいてインターフェイスが推論されます。

  • Gateway In および Gateway Out ポート名の接尾語は AXI4 インターフェイス規格の信号名と完全に一致している必要があります。
  • デザインに有効な AXI4 インターフェイスに必要な最低限の数の信号が含まれている必要があります。

たとえば、デザインに PortName_tdata および PortName_tvalid という 2 つの Gateway In ポートと、PortName_tready という Gateway Out ポートがある場合、Auto Infer Interface オプションでこれら 3 つのポートが自動推論され、PortName という名前の AXI4-Stream ポートにまとめられます。この例の場合、次のようになります。

  • ポート名の接尾語は AXI4-Stream インターフェイスの信号 (TDATA、TREADY、および TVALID) と完全に一致しています。
  • これらの 3 つの信号は、AXI4-Stream インターフェイスに最低限必要な信号です。

オプションの AXI4 側帯波信号 (AXI4-Stream 規格でオプションの TUSER 信号など) があり、その名前が同じ命名規則に従って付けられている場合は (PortName_tuser など)、同じ AXI4 インターフェイスにまとめられます。

AXI4 インターフェイスの信号名や、AXI4 インターフェイスに最低限必要な信号など、AXI4 インターフェイスの詳細は、 『Vivado Design Suite: AXI リファレンス ガイド』 (UG1037: 英語版日本語版) を参照してください。