モデルのインプリメンテーションを制御します。
説明
Model Composer Hub ブロックはVitis Model Composer の動作を制御します。
生成された出力のターゲット デザイン フロー、出力のディレクトリ パス、および必要なデバイスとデザイン クロック周波数は、次のタブで指定できます。
- Code Generation タブ: [Subsystem name]、[Code directory]、[Target]、および [Create testbench] オプションを使用して出力フローを選択します。
- Hardware タブ: デバイスまたはボードを選択します。ここでは、モデルのクロック周波数とスループット係数を指定できます。
- Feedback タブ: ツール開発者へのフィードバック、ツール改善のための提案などを送信するのに使用します。
ライブラリ
Tools
データ型サポート
Model Composer Hub ブロックでは、データ型は関係ありません。
パラメーター
- Code Generation タブ
-
- Subsystem name
- Model Composer ブロックのみを含むサブシステム名を入力します。
- Code directory
- 完全パスを含めた出力ディレクトリ名を入力するか、Browse ボタンでパスを指定します。
- Target
-
次の表に、[Target] の設定をリストします。
表 1. Target の設定 設定 説明 IP Catalog IP Catalog を選択すると、デザインを Vivado IP カタログにエクスポートできます。C/C++ コードの生成後、Vitis 高位合成 (HLS) が起動されて C コードが合成され、IP として Vivado IP カタログにエクスポート可能なプロジェクトが作成されます。
System Generator System Generator を選択すると、デザインを HDL ブロックセットにエクスポートできます。C/C++ コードの生成後、Vitis HLS (高位合成) が起動されて C コードが合成され、HDL モデルで Vitis HLS ブロックとして使用可能な RTL ソリューションが作成されます。 HLS C++ code HLS C++ code を選択すると、デザイン モデルが C++ コードにコンパイルされます。 AI Engines データフロー グラフ コードを生成し、AIE シミュレーションを使用して検証できるようにします。これがデフォルトです。 - [Compiler options]
- コンパイラ デバッグ オプション、実行ターゲット オプションなどを制御します。注記: このオプションは、[Target] に [AI Engine] を選択している場合にのみ設定できます。
- [Create testbench]
- Model Composer でコードを生成中にテスト ベクターが生成されるように指定します。
- [Run AIE Simulation]
- このオプションは、Create
testbench がオンの場合にのみ設定可能です。コード生成後に AIE シミュレーションを実行します。注記: このオプションは、[Target] に [AI Engine] を選択している場合にのみ設定できます。
- [Collect profiling statistics and enable 'printf' for debugging]
- 解析用にプロファイリング データを取得します。注記: このオプションは、[Target] に [AI Engine] を選択している場合にのみ設定できます。
- [Collect data for Vitis Analyzer]
- Vitis アナライザーで表示可能なシミュレーション結果のサマリを収集します。注記: このオプションは、[Target] に [AI Engine] を選択している場合にのみ設定できます。
- [Open Vitis Analyzer]
- Vitis アナライザーを起動します。注記: このオプションは、Collect Data for Vitis Analyzer をオンにして AIE シミュレーションを少なくとも 1 回実行した後にのみ設定可能です。
- [Plot AIE Simulation output and estimate throughput]
- シミュレーション データを記録し、AI エンジン サブシステムの出力を視覚化できるようにします。注記: このオプションは、[Target] に [AI Engine] を選択している場合にのみ設定できます。
- [Generate Hardware Image]
- Versal デバイスにプログラム可能なブート イメージを生成します。注記: このオプションは、Hardware タブで有効なプラットフォームを指定した場合にのみ設定可能です。
- Create and run testbench
-
選択すると、Model Composer がシミュレーションを実行し、コードを生成するときにテストベクターを生成します。重要: このオプションは、[Target] に [IP Catalog]、[System Generator]、または [HLS C++ code] を選択している場合にのみ設定できます。
- Testbench stack size
-
より大きなスタック サイズを入力します。
Create and run testbench をオンにすると、Testbench stack size で C シミュレーション (CSIM) 中のテストベンチ スタック フレームのサイズを指定できます。スタックに大型配列が割り当てられている場合やサブシステムの入れ子構造が深すぎる場合など、テストベンチの実行用に割り当てられたデフォルトの 10 MB ではテストの実行には不十分な場合があります。この場合、セグメンテーション エラーや関連するエラー メッセージが表示され、テストがエラーになります。このような場合は、スタック フレームのサイズを増加して、テストを再実行できます。
- Hardware タブ
-
- [Platform]
- デフォルトでは、プラットフォームは指定されません。ドロップダウンから Specify Platform を選択すると、ディレクトリを参照して有効なハードウェア プラットフォームを指定できます。データフロー グラフ コードを生成するために、プラットフォームを指定する必要はありません。
次のオプションは、[Target] に [IP Catalog]、[System Generator]、または [HLS C++ code] を選択している場合にのみ設定できます。
- Project device
-
Model Composer モデルの現在のパーツまたはボード プラットフォームを指定します。
Project device の横にある参照ボタン (…) をクリックすると、Device Chooser ダイアログ ボックスが表示され、ターゲットにするボードまたはパーツを選択できます。Vitis Model Composer は、ボードおよびデバイス データを Vivado データベースから取得します。
- FPGA clock frequency
-
ザイリンクス デバイスのクロック周波数を MHz で指定します。この周波数は、ダウンストリームのツール フローに渡されます。
- Throughput factor
-
スループットを増加するために、毎クロックで処理されるサンプル数を指定します。係数を大きくすると、ハードウェア リソース使用量が増加します。スループット係数は 1 ～ 16 にする必要があります。
- Feedback タブ
- ツール開発者へのフィードバック、およびツール改善のための提案などをリクエストします。アンケートを開くウェブリンクを示します。アンケートには 3 分もかからないはずです。