Model Composer Hub ブロックは HLS ライブラリの Tools ブロックセットに含まれ、ライブラリ ブラウザーから Simulink® Editor のキャンバスにドラッグ アンド ドロップするとモデルに追加できます。Model Composer Hub ブロックは、 Simulink® 環境では仮想ブロックであり、物理的な目的はなく、コンパイルおよび出力用の指示子を指定するために使用します。
Model Composer Hub ブロックの Block
Parameters ダイアログ ボックスは次のとおりです。
図 1. Model Composer Hub ブロック
Model Composer Hub ブロックの [Block Parameters] ダイアログ ボックスには、次の 3 つのタブが含まれています。
-
Code Generation タブ
-
Code directory: コンパイルされた結果を書き込む出力フォルダーを指定します。Model Composer で生成される出力には、多数のフォルダーおよびファイルが含まれることがあり、これらはすべて指定したディレクトリに書き込まれます。フォルダーは絶対パス (例: C:/Data/Code) か、現在の Model Composer モデルに相対的なパス (例: ./code) で指定できます。重要: Windows オペレーティング システムの場合は、Target Directory のディレクトリにスペースを含めることはできません。
-
Subsystem name: 出力を生成するのに必要なモデルの最上位に含まれる Model Composer サブシステムの名前を指定します。詳細は、最上位サブシステム モジュールの作成 を参照してください。サブシステムには、インターフェイス仕様の定義 で説明するように、Interface Spec ブロックも必要です。このサブシステム名が生成される出力ファイルの名前になります (例: <subsystem_name>.cpp、<subsystem_name>.h)。ヒント: Interface Spec ブロックは、出力生成に必ず必要なわけではありませんが、デザインのインターフェイス仕様を完全に制御するためには推奨されます。
- Target: Model Composer から出力可能なファイル タイプの 1 つを選択します。選択肢には、AI エンジン コード、Vivado Design Suite IP カタログに追加できる IP パッケージ、RTL ブロック デザインで使用できる HDL ブロック、および Vitis HLS で使用できる C++ コードがあります。
-
Create and run testbench: シミュレーション テストベンチを作成して起動します。シミュレーションでは、Simulink からの問題のなかった結果と新しくコンパイルしたデザインからの結果が比較されます。詳細は、デザインのシミュレーションおよび検証 を参照してください。
-
Testbench stack size: Create and execute testbench をオンにしている場合に、C シミュレーション (CSIM) で使用されるテストベンチ スタック フレームのサイズ (MB) を指定します。ヒント: スタックに大型信号配列が割り当てられている場合やサブシステムの入れ子構造が深すぎる場合など、テストベンチの実行用に割り当てられたデフォルトの 10 MB ではテストの実行には不十分な場合があります。この場合、セグメンテーション エラーや関連するエラー メッセージが表示され、テストがエラーになります。このような場合は、スタック フレームのサイズを増加して、テストを再実行してください。
-
Testbench stack size: Create and execute testbench をオンにしている場合に、C シミュレーション (CSIM) で使用されるテストベンチ スタック フレームのサイズ (MB) を指定します。
- Generate: Model Composer モデルからの出力をコンパイルして書き出します。
-
Code directory: コンパイルされた結果を書き込む出力フォルダーを指定します。Model Composer で生成される出力には、多数のフォルダーおよびファイルが含まれることがあり、これらはすべて指定したディレクトリに書き込まれます。フォルダーは絶対パス (例: C:/Data/Code) か、現在の Model Composer モデルに相対的なパス (例: ./code) で指定できます。
-
Hardware タブ
- Project device: Model Composer モデルの現在のターゲット パーツまたはボード プラットフォームを定義します。
- 参照ボタン (…): [Device Chooser] ダイアログ ボックスを表示します。詳細は、[Device Chooser] ダイアログ ボックス を参照してください。
- FPGA Clock Frequency: ザイリンクス デバイスのクロック周波数を MHz で指定します。この周波数は、ダウンストリームのツール フローに渡されます。
- Throughput Factor: アプリケーションのデータ スループット要件を指定します。ハードウェアに関数をインプリメントするのに使用されるデータ リソース量が影響を受けます。
-
Feedback タブ
- Connect: Vitis Model Composer ツールに関するフィードバックを送信したり、問題や困難な点を知らせたり、ツールに対する改善点を提案したり、HLS ライブラリに新しいブロックを推奨したりできます。
ターゲット ディレクトリ、サブシステム モジュール、エクスポート タイプを指定したら、Generate and Run ボタンをクリックして指定した出力を作成します。Model Composer では、C++ コードだけでなく、コードを検証するのに必要なファイルおよび RTL への高位コードを合成するのに必要な指示子も生成されます。
ヒント: Model Composer Hub ブロックの設定を変更した場合は、Apply をクリックしてから [Generate] をクリックする必要があります。