Vector Delay Delta ブロックは、指定したレイテンシおよび遅延レイテンシ値に基づいて、各ベクター要素を個別に遅延します。
ハードウェアの注記: 遅延ラインはチェーンであり、その各リンクは SRL16 とその後のフリップフロップで構成されます。
説明
デルタ遅延パラメーターは、レイテンシの異なる並列パスを生成するのに使用されます (例: [レイテンシ + デルタ レイテンシ * (i-1)]、i は 1 ～ SSR 値の範囲のチャネル番号)。
デルタ レイテンシには、- レイテンシ/(SSR-1) 以上の整数値を指定する必要があります。
たとえば、SSR が 4、レイテンシが 1、デルタ レイテンシが 3 である場合、1 ～ 4 の 4 つのチャネルはそれぞれ 1、4、7、および 10 サンプル時間で遅延されます。
注記: Vector Delay Delta ブロックでは、すべての並列チャネルはレイテンシ パラメーターで指定された同じサンプル時間で遅延されます。
Vector Delay Delta ブロックは、L サイクルの固定遅延をインプリメントします。
[Block Parameters] ダイアログ ボックス
[Super Sample Rate (SSR)]: 各サンプル周期における複数のデータ サンプルの処理を制御します。このブロックでは、主なブロック演算用に 1-D ベクターおよび複素データのサポートがイネーブルになります。
このブロックの詳細は、ザイリンクス Vector Delay ブロックを参照してください。