Vivado®
IDE サンプル プロジェクト (example_dds.xpr
) を使用すると、Model Composer から作成された IP を使用する方法を簡単に理解できます。このプロジェクトは次のようになっています。
- Model Composer から生成された IP がプロジェクトに関連付けられた IP カタログに追加され、RTL フローおよび IP インテグレーター フローで使用できます。
- デザインには、example_dds_stub に example_dds_0 という IP の RTL インスタンシエーションが含まれており、IP を RTL フローでどのようにインスタンシエートするかが示されています。
- デザインには、同じ IP を RTL フローにインスタンシエートする example_dds_tb というテストベンチが含まれます。
- このサンプル プロジェクトで選択されているパーツは
Zynq®-7000 SoC で、デザインには
Zynq®-7000 サブシステムを含むサンプル IP インテグレーター図が含まれます。その他すべてのパーツには、MicroBlaze ベースのサブシステムが作成されます。図 1. IP インテグレーターの図
- 選択されたパーツがサポートされるボードの 1 つと同じ場合は、プロジェクトは同じパーツ設定の最初のボードに設定されます。
- ブロック デザインをインスタンシエートするラッパーが作成され、最上位として設定されます。
ヒント: IP に関連付けられているインターフェイスの資料には各ブロックの GUI からアクセスできます。資料にアクセスするには、GUI で Model Composer IP をダブルクリックし、ダイアログ ボックスで Documentation をクリックします。