Vivado IP インテグレーターで使用するためのデザインのパッケージ - 2021.2 日本語

Model Composer での検証が終了したら、デザインを IP インテグレーターで使用できるようにパッケージできます。

まず、HDL ブロックの [Compilation] を IP Catalog (デフォルトの生成ターゲット) に設定します。このオプションでは、Model Composer から作成されたすべてのハードウェア ソース (RTL + IP + 制約) が IP にまとめられます。

選択されるパーツは、ザイリンクス Zynq-7000 ZC702 評価ボードで使用可能なパーツと同じです。また、System Generator トークンの Settings ボタンを使用しても IP に含まれる情報を変更できます。この場合、次に示すデフォルト値が使用されます。

System Generator トークンの GUI で Generate ボタンをクリックすると、RTL、IP、および制約がまとめられてパッケージが作成されます。