インターフェイス仕様の定義 - 2021.2 日本語

• AXI4-Lite Slave: 戻り値のポートを AXI4-Lite Slave インタースレーブフェイスとしてインプリメントし、Handshake プロトコルで定義されたブロック レベルの制御ポートを追加します。これはデフォルトの関数プロトコルです。
• Handshake: 入力処理の start、デザインの idle、done ステート、新しい入力データの ready など、関数のブロック レベルの制御ポートを定義します。
• No block-level I/O protocol: サブシステムに制御ポートは追加されません。

• Default: スカラー ポートの場合は AXI4-Lite Slave インターフェイス、スカラー以外のポートの場合は AXI4-Stream インターフェイスが使用されます。
• AXI4-Stream: 高速ストリーミング データ用にポートが AXI4-Stream インターフェイスとしてインプリメントされます。
• AXI4-Stream (video): ポートが AXI4-Stream インターフェイスとしてインプリメントされます。Video Format および Video Component 属性も指定できます。
• AXI4-Lite Slave: ポートが AXI4-Lite Slave インターフェイスの一部としてインプリメントされます。同じ名前の Bundle 名の入力ポートまたは出力ポートが AXI4-Lite Slave インタースレーブフェイスにまとめられます。
• FIFO: ポートが標準 FIFO インターフェイスでインプリメントされ、アクティブ Low FIFO の empty および full 制御信号が関連付けられたデータ入力および出力がまとめられます。
  注記: [FIFO] インターフェイスは、メモリ エレメントへのアクセスが常に順次で、ランダム アクセスが不要な場合に最も効率的です。連続していないアドレス位置から読み出す場合は、[Block RAM] インターフェイスを使用します。
• Constant: 入力ポートに適用されるデータは関数演算中は安定したままで変化しませんが、最適化で削除可能な定数値ではありません。これを選択すると、内部最適化で不要なレジスタを削除できるようになります。
• Valid Port: データ ポートを、データが読み出しまたは書き込みに対して有効になったことを示す valid ポートと共にインプリメントします。
• No protocol: プロトコルなし。入力データ信号にも出力データ信号にも、データの読み出しまたは書き込みをいつ実行するかを示す制御ポートは含まれません。
• Block RAM: 配列引数を標準 RAM インターフェイスとしてインプリメントします。Vivado IP インテグレーターで生成された IP を使用する場合、メモリ インターフェイスはシングル ポートとして表示されます。

色成分が複数の [AXI4-Stream (video)] インターフェイスを使用する場合に設定できます。この場合、色成分ごとに 1 つのポートがあり、ポートに同じバンドル名 (<name>) を指定して、同じ [AXI4-Stream (video)] インターフェイスにまとめられるようにします。

AXI4-Lite Slave モードの場合も設定できます。同じバンドル名 (<name>) の付いたインターフェイス ポートがすべて同じ AXI4-Lite Slave インターフェイスにまとめられます。

• YUV 4:2:2: 削減されたカラー コンテントの明るさ (輝度) および色 (クロミナンス) に基づくビデオ フォーマット。
• YUV 4:4:4: フル カラー コンテントの明るさ (輝度) および色 (クロミナンス) に基づくビデオ フォーマット。
• RGB: 赤、青、緑の色信号に基づくビデオ フォーマット。
• Mono: ビデオのオーディオ フォーマット。

• Y,U, V: YUV ビデオ フォーマットの成分の 1 つを指定します。
• R, G, B: RGB ビデオ フォーマットの成分の 1 つを指定します。