シミュレーション用の双方向ポートの設定 - 2021.2 日本語

双方向ポート (入出力ポート) は、HDL ネットリスト生成中にのみサポートされます。つまり、双方向ポートは Model Composer の図には表示されません。デフォルトでは、双方向ポートはシミュレーション中 X で駆動されます。ポートにデータ ファイルを関連付けると、この動作を変更できます。ブロックに双方向ポートを追加できるのは config_netlist_interface フェーズのみなので、このコードを必ず保護してください。

if (strcmpi(this_block.getConfigPhaseString,'config_netlist_interface'))
  bidi_port = this_block.port('bidi'); 
  bidi_port.setGatewayFileName('bidi.dat');
end

上記の例では、シミュレーション中にポートにスティミュラスを供給するため、bidi.dat というテキスト形式のファイルが使用されます。データ ファイルはテキスト形式である必要があり、ファイルの各行は各シミュレーション サイクルでポートに駆動する信号を表します。たとえば、3 ビットの双方向ポートを 4 サイクル間シミュレーションする場合、データ ファイルは次のようになります。

ZZZ
110
011
XXX

指定のデータ ファイルが見つからない場合は、シミュレーションでエラーになります。