デザイン ルールの統合 - 2021.2 日本語

Vitis Model Composer ユーザー ガイド (UG1483)

Document ID
UG1483
Release Date
2021-10-22
Version
2021.2 日本語

Model Composer モデルを大型デザインに組み込む場合、次の 2 つのデザイン ルールに従う必要があります。

ルール 1
Gateway ブロックまたは System Generator トークンで IOB/CLK ロケーション制約を指定しないでください。

また、IOB タイミング制約は none に設定する必要があります。

ルール 2
Model Composer デザインに含まれる I/O ポートを最上位デザインのポートにする必要がある場合、適切なバッファーを最上位の HDL コードにインスタンシエートする必要があります。