Vitis Model Composer では、AI エンジン ブロック、HDL ブロック、および HLS カーネル ブロックを含むデザインからハードウェア イメージを生成するフローが自動化されています。これらの手順は、AI エンジンと異なるプログラマブル ロジック (HLS カーネルまたは HDL) ブロック間の通信によって多少異なります。このセクションでは、次のデザインのハードウェア イメージ生成について説明します。
- AI エンジン ブロックと HLS カーネル ブロックを含むデザイン。
- AI エンジン ブロックと HDL ブロックを含むデザイン。