バースト データ転送モード - 2021.2 日本語

Vitis Model Composer ユーザー ガイド (UG1483)

Document ID
UG1483
Release Date
2021-10-22
Version
2021.2 日本語

System Generator トークンでバースト データ転送モードをイネーブルにすると (Compilation > Settings > Burst mode)、非クロック入力および出力レジスタがエントリが n 個の FIFO に置き換えられます。n の値は FIFO depth で選択できます。この設定は、パフォーマンスと FPGA のブロック RAM リソースの使用率とのトレードオフを調整するのに便利です。

図 1. バースト モード

Burst mode をオンにすると、M-HWCosim スケジューラが n 個の値のタイム シーケンスを各入力 FIFO にバーストで書き込み、入力/出力ポートのレートおよび FIFO の深さで決定されるサイクル数間クロックを実行して、出力 FIFO に出力結果を取り込むことができます。この後、スケジューラは出力 FIFO の内容を MATLAB アレイにバーストで読み出します。ここで予測データと比較できます。

図 2. バースト モード フロー

タイム サンプルのこのバッチ処理により、データを JTAG シーケンスにまとめることができるので、オーバーヘッドを大幅に削減できます。