- DDR インターフェイスを使用しない場合、U11-U14 に関連する消費電力はありません。
- [IO] タブに DDR4 インターフェイスを追加すると、U11-U14 の消費電力が正しく見積もられます。DDR4 インターフェイスを使用しない場合、U11-14 の消費電力は、VCC_SOM 5V 入力で最大 130 mW または 26 mA になります。
- インポート問題
-
.xpe ファイルをインポートするときは、次の問題をチェックする必要があります。
- [Logic] タブの割り当てられていないクロックおよびファンアウトの大きいネットには、クロックがありません。
-
Vivado®
の
[Report Power]
からインポートする場合、クロックが関連付けられていないロジック、またはファンアウトの大きいネットは別にリストされます。これらは通常デザイン内で最も高い周波数クロックに関連付けられており、リソースはほとんどありません。これらは、PDM
にインポートすると [Logic] タブに表示されますが、次の図に示すように、関連付けられたクロックはありません。図 1. [Logic] タブ
解決するには、ドロップダウンから適切なクロックを選択するか、または [Clock] タブで必要なクロックを作成して、これらのエントリに対して選択します。これらの消費電力への影響は、通常非常に低く、50 mW 未満です。この問題を完全に解決するには、インプリメントされた Vivado デザインを参照し、これらのネットに正しく制約が付いていることを確認する必要があります。
- PDM でのエラー表示
- インポート問題は、該当する PDM
のタブでエラーとして表示されます。最もよくあるインポート問題は、プログラマブル ロジック IO
設定での不一致です。次の図では、[IO] タブの横にエラー インジケーターが表示されています。図 2. PDM でのエラー表示[IO] タブでは、エラーが特定のセルに表示され、正しい設定を選択すると修正できます。図 3. [IO] タブ
- DSP スライス インポートが常に MULT イネーブル
-
.xpe
ファイルをインポートする場合、MULT もインポートされ、これにより見積もりにわずかな消費電力が追加されます。この範囲は 100
DSP スライスごとに最大 40 mW です。これは DSP スライスのクロック
レートに依存し、通常は低くなります。次の図は、450 MHz および 250 MHz で動作する 100 個の DSP
スライスの例を示しています。イネーブルされる MULT からの消費電力は、450 MHz で 40 mW から 200 MHz
で 18 mW に増加します。図 4. DSP スライスのインポート
- PDM では、インターフェイスの選択は解除できません。
- たとえば、PS-GTR の表で
PCIe®
をターゲットにする場合、次の図に示すように、インターフェイスの選択を解除する空のオプションはありません。図 5. PS-GTR 表
Delete キーを 2 回押すと、インターフェイスは削除されますが、インターフェイスに関連する消費電力は残ったままになります。
図 6. 関連する PS-GTR 消費電力この動作を修正するには、PDM プロジェクトを保存してから再度開くと、その消費電力を除去できます。
- LVDS 入力のサポート制限
- LVDS 入力は、現在のところ 1.8V および 2.5V バンクでのみサポートされますが、これらの入力は、これらの規格の出力に必要な公称電圧 (LVDS 出力は 1.8V、LVDS_25 出力は 2.5V) 以外の電圧レベルで動作するバンクに配置でき、 『UltraScale アークテクチャ SelectIO リソース ユーザー ガイド』 (UG571: 英語版、日本語版) で説明される条件に基づいています 。回避策として、DIFF_TERM 設定なしの 1.8V または 2.5V バンクで LVDS 1.8 または LVDS 2.5 I/O 規格を使用して消費電力を見積もります。