Vivado Design Suite チュートリアル: ロジックシミュレーション (UG937) - 2022.1 日本語

Document ID: UG937
Release Date: 2022-05-31
Version: 2022.1 日本語

Vivado シミュレータの概要
概要
チュートリアルの説明
チュートリアルファイルの場所
ソフトウェアおよびハードウェアの要件
演習 1: Vivado IDE でのシミュレータの実行
手順 1: 新規プロジェクトの作成
手順 2: IP カタログからの IP の追加
Sine_High の追加
Sine_Mid の追加
Sine_Low の追加
手順 3: ビヘイビアーシミュレーションの実行
まとめ
演習 2: デザインのデバッグ
手順 1: プロジェクトを開く
手順 2: 信号波形の表示
信号の追加および監視
手順 3: アナログ波形ビューアーの使用
デバッグ用の波形の保存
Tcl コマンドの使用
手順 4: 波形ウィンドウの使用
信号のグループ化
ディバイダーの追加
サブモジュールからの信号の追加
手順 5: 信号プロパティの変更
階層を含めた信号名の表示
信号値の表示
手順 6: 波形設定の保存
複数の波形設定の使用
手順 7: デザインの再シミュレーション
手順 8: カーソル、マーカーの使用および時間の計測
手順 9: ブレークポイントを使用したデバッグ
ブレークポイントの使用
ソースコードのステップ実行
手順 10: シミュレーションの再実行
まとめ
演習 3: バッチモードのシミュレーションの実行
手順 1: シミュレーションの準備
Vivado シミュレータプロジェクトファイルの作成
デザインファイルの手動解析
手順 2: シミュレーションスナップショットの構築
xelab の実行
手順 3: デザインの手動シミュレーション
まとめ
演習 4: SystemVerilog の機能
サンプルデザインの作成
シミュレーションの起動
Vivado シミュレータを使用したデバッグ
[Scope] ウィンドウ
[Objects] ウィンドウ
[Tcl Console] ウィンドウ
機能カバレッジ
covergroup 宣言
アサーション
即時アサーション
並列アサーション
ランダム制約
演習 5: UVM 例の実行
新規プロジェクトの作成
演習 6: GTM-Wizard 例の実行
概要
含まれる機能
その他のリソースおよび法的通知
ザイリンクスリソース
Documentation Navigator およびデザインハブ
改訂履歴
お読みください: 重要な法的通知

Back to home page