EMIO (Extended Multiplexed I/O) - 2022.1 日本語

Versal ACAP デザイン ガイド (UG1273)

Document ID
UG1273
Release Date
2022-04-27
Version
2022.1 日本語

一部の PMC および LPD ペリフェラルは、Extended Multiplexed I/O (EMIO) インターフェイスを介して PL を経由して XPIO に、または I/O ロジックを介して HD I/O に配線できます。EMIO にアクセス可能なペリフェラルの詳細は、 『Versal ACAP テクニカル リファレンス マニュアル』 (AM011)このセクション を参照してください。CIPS IP の [I/O Configuration] ページを使用して、EMIO にアクセスするペリフェラルを選択します。EMIO は I/O ロジックを使用するため、EMIO のピン プランニングは従来の Vivado Design Suite でのドラッグ アンド ドロップを使用して完了します。

電源/消費電力ヒント: XPIO または HD I/O での EMIO のピン プランニングでは、バンク タイプを選択する際にペリフェラル インターフェイスの I/O 電圧要件を考慮する必要があります。XPIO バンクは 1.5V 以下の I/O 電圧をサポートでき、HD I/O バンクは 1.8V 以上の I/O 電圧をサポートできます。XPIO バンクの場合、パッケージ ピンの使用率を最大にするために低速 I/O ロジックを最後に配置することを推奨します。これにより、以前に割り当てられた I/O に基づく I/O 規格のオプションが制限される可能性があります。インターフェイスが目的のバンクで適用可能であることを確認する必要があります。IBIS モデルを使用すると、バンク用に選択された I/O 規格を用いて必要な速度でインターフェイスをシミュレーションできます。