NoC エミュレーションは、SystemVerilog または SystemC のビヘイビアー モデルでサポートされています。SystemC モデルのシミュレーションは SystemVerilog モデルに比べてはるかに高速ですが、サイクル近似であり、精度で劣ります。
注記: 使用するシミュレーション モデルは、IP のプロジェクト設定で選択できます。SystemVerilo の場合は RTL 設定を使用し、SystemC の場合は TLM 設定を使用します。この設定はプロジェクト全体に適用されます。
機能の検証には SystemC モデルおよび SystemVerilog モデルの両方を使用できますが、パフォーマンス解析には SystemVerilog モデルの使用を推奨します。SystemVerilog モデルを使用したパフォーマンス解析の精度は、ハードウェアの ±5% 以内です。
NoC エミュレーションには、Vivado ツールのシミュレータ、または Vitis 環境で提供されるハードウェア エミュレーション フローを使用できます。
重要: NoC シミュレーションの設定および性能チューニングの詳細は、
『Versal ACAP Programmable Network on Chip および Integrated Memory Controller LogiCORE IP 製品ガイド』 (PG313) の このセクション と このセクション を参照してください。また、AXI トラフィック ジェネレーターの詳細は、ザイリンクス GitHub リポジトリにある AXI トラフィック ジェネレーター チュートリアル: Versal ネットワーク オン チップの性能 を参照してください。