PL カーネルは、RTL カーネルと Vivado Design Suite を使用しても開発できます。このアプローチは、Vivado IP インテグレーター ベースのデザインなどの RTL IP を既に使用している場合、または RTL コードを記述して新しい機能を作成することを選択するハードウェア エンジニア向けです。
RTL カーネルは、Vivado Design Suite IP としてパッケージ化された標準デザインですが、Vitis 環境のデザイン フローで使用するには、特定のインターフェイス規則および要件に準拠する必要があります。RTL カーネルの詳細は、 『Vitis 統合ソフトウェア プラットフォーム資料: アプリケーション アクセラレーション開発』 (UG1393) の このセクション を参照してください。
RTL カーネルの作成については、従来の RTL 設計ガイドラインに従ってください。ザイリンクスでは、専用テストベンチを作成し、ビヘイビアー シミュレーションで RTL コードを徹底的に検証してから、Vitis 環境のデザイン フローでそのコードを PL カーネルとしてパッケージ化して使用することを強く推奨しています。RTL デザインの検証が完了し、Vitis カーネルとしてのすべての要件を満たした後、Vivado IP パッケージャーを使用してデザインを Vitis カーネル オブジェクト (XO ファイル) にパッケージできます。
RTL カーネルの開発およびシミュレーション方法の詳細は、Versal ACAP デザイン プロセス資料: ハードウェア、IP、プラットフォーム開発 の「プラットフォーム ベースのデザイン フロー」をクリックして、「RTL を使用した PL カーネルの作成」を参照してください。